集成电路测试是检测集成电路芯片中那些由生产制造过程而引入的缺陷。通常的方法是通过参数测试和功能测试来进行缺陷检测。

• 参数测试：通过芯片的交、直流参数测试芯片性能和缺陷程度。
• 功能测试：采用逻辑故障对缺陷进行建模，通过算法来自动产生针对这些逻辑故障的测试向量，以此检测制造缺陷。

参数测试（parameter test）

直流参数测试包括：短路测试（short test）、开路测试（open test）、最大电流测试（maximum current test）、泄漏测试（leakage test）、输出驱动电流测试（output drive current test）、阈值测试（threshold level test）等。

交流参数测试包括：传输延时测试（propagation delay time test）、建立和保持时间测试（setup andhold time test）、工作频率测试（functional speed test）、访问时间测试（access time test）、刷新时间测试（refresh time test）、上升和下降时间测试（rise and fall time test）。

这些测试通常是和集成电路工艺相关的，例如测量 CMOS 输出电压的时候不需要负载，而测量 TTL 器件则要求有电流负载。

功能测试（functional test）

功能测试由输入向量和对应的响应所组成，检验芯片的内部结构是否实现了设计方案所要求的正确的操作。功能测试能够对模型化故障（例如固定故障）达到一定的覆盖率。通常，功能向量被理解成验证用的向量，可以验证硬件是否满足设计规范。

直流参数测试

输入钳位电压（Input clamp voltage）

参数：$V_{IK}$

参数定义：输入端在抽出规定的电流时的电压。

测试方法：DPS 施加给定 $V_{cc}$，用 PMU 加给定 $I_I$ 电流到待测管脚，测量电压值，然后将测量值与数据手册中的边界值相比较，并判断测试通过与否。

输出电压

High-level output voltage

参数：$V_{OH}$

参数定义：输入端在施加规定的电平下，使输出端为逻辑高电平时的电压。

测试方法：DPS 施加 $V_{cc}$MIN，被测器件的输出管脚被预置到输出为高电平状态，PMU 通过内部继电器的切换连接到待测的输出管脚，驱动（拉出） $I_{OH}$ 电流，测量此时管脚上的电压值并与定义的 $V_{OH}$ 相比较，如果测量值低于 $V_{OH}$，则判不合格。

测试目的：$V_{OH}$/$I_{OH}$ 测试实际上测量的是输出管脚在输出逻辑 1 时的电阻，此测试确保输出阻抗满足设计要求，并保证在严格的 $V_{OH}$ 条件下提供所定义的 $I_{OH}$ 电流。

$V_{OH}$ 指器件输出逻辑 1 时输出管脚上需要保证的最低电压（输出电平的最小值）；$I_{OH}$（High-level output current）指器件输出逻辑 1 时输出管脚上的负载电流（为拉电流）。

Low level output voltage

参数：$V_{OL}$

参数定义：输入端在施加规定的电平下，使输出端为逻辑低电平时的电压。

测试方法：DPS 施加 $V_{cc}$MIN，被测器件的输出管脚被预置到输出为低电平状态，PMU 通过内部继电器的切换连接到待测的输出管脚，驱动（灌入） $I_{OL}$ 电流，测量此时管脚上的电压值并与定义的 $V_{OL}$ 相比较，如果测量值高于 $V_{OL}$，则判不合格。

测试目的：$V_{OL}$/$I_{OL}$ 测试实际上测量的是输出管脚在输出逻辑 0 时的电阻，此测试确保输出阻抗满足设计要求，并保证在严格的 $V_{OL}$ 条件下吸收所定义的 $I_{OL}$ 电流。换句话说，器件的输出管脚必须吃进规格书定义的最小电流而保持正确的逻辑状态。

$V_{OL}$ 指器件输出逻辑 0 时输出管脚上需要压制的最高电压（输出电平的最大值）；$I_{OL}$（Low-level output current）指器件输出逻辑 0 时输出管脚上的负载电流（为灌电流）。

输入电流

$I_{IL}$ 是驱动低电平（L）时的输入（I）电流（I），$I_{IH}$ 则是驱动高电平（H）时的输入（I）电流（I）。

$I_{IL}$ 测试测量的是输入管脚到到 $V_{DD}$ 的阻抗，$I_{IH}$ 测量的则是输入管脚到 $V_{SS}$ 的阻抗。此项测试确保输入阻抗满足参数设计要求，并保证输入端不会吸收高于器件规格书定义的$I_{IL}$/$I_{IH}$ 电流。另外，这也是验证和发现 COMS 工艺制程中是否存在问题的好方法。

Input current at maximum input voltage

参数：$I_I$

参数定义：输入端在施加规定的电平电压 $V_I$ 时流入器件的电流。

测试方法：DPS 施加 $V_{cc}$MAX，所有的输入管脚通过系统通道施加 $V_{IL}$ 预处理为逻辑 0 状态；然后通过切换将 PMU 连接到待测的管脚，驱动电压 $V_I$（芯片手册中 TEST CONDITIONS 给定值），测量其电流并与器件规格书中定义的 $I_I$ 上限进行比较。

High-level input current

参数：$I_{IH}$

参数定义：输入端在施加规定的高电平电压 $V_{IH}$ 时流入器件的电流。

测试方法：DPS 施加 $V_{cc}$MAX，所有的输入管脚通过系统通道施加 $V_{IL}$ 预处理为逻辑 0 状态；然后通过切换将 PMU 连接到待测的管脚，驱动电压$V_I$（芯片手册中 TEST CONDITIONS 给定值），测量其电流并与器件规格书中定义的 $I_{IH}$ 上限进行比较。

Low-level input current

参数：$I_{IL}$

参数定义：输入端在施加规定的低电平电压 $V_{IL}$ 时流出器件的电流。

测试方法：DPS 施加 $V_{cc}$MAX，所有的输入管脚通过系统通道施加 $V_{IH}$ 预处理为逻辑 1 状态；然后通过切换将 PMU 连接到待测的管脚，驱动电压 $V_I$（芯片手册中 TEST CONDITIONS 给定值），测量其电流并与器件规格书中定义的 $I_{IL}$ 边界进行比较。

输出短路电流（Short-circuit output current）

参数：$I_{OS}$

参数定义：输入端在施加规定的电平下，使输出为逻辑高电平时输出端对地短路的电流。

测试目的：$I_{OS}$ 测试测量的是，器件的输出管脚输出逻辑 1 而又有 $0V$ 电平施加在上面的时候，输出管脚的阻抗。此项测试确保当器件工作在恶劣负载条件下其输出阻抗依然能满足设计要求，并且在输出短路条件下其电流能够控制在预先定义的范围内。这个电流表征器件管脚给一个容性负载充电时可提供的最大电流，并且此电流值可用于计算输出信号的上升时间。

测试方法：DPS 施加 $V_{cc}$MAX，在器件的输入端施加规定的电平，使输出为逻辑高电平，PMU 施加 $0V$ 电压到被测输出管脚，并测量电流，将测量值与器件的规格书相比较，并判断测试通过与否。

高阻电流（High Impedance Currents）

参数：$I_{OZH}$、$I_{OZL}$

参数定义：$I_{OZL}$ 指的是当一个低电平（L）施加在一个处于高阻态（Z）的输出管脚（O）上，管脚上产生的漏电流（I）；与之相似，$I_{OZH}$ 指的是当一个高电平（H）施加在一个处于高阻态（Z）的输出管脚（O）上，管脚上产生的漏电流（I）。

测试目的：$I_{OZ}$ 测试的目的是确保器件输出管脚被预置为高阻态时，其输出阻抗足够高，或者说管脚能处于“关闭”状态。$I_{OZL}$ 测试测量的是处于高阻态时输出管脚到 $V_{DD}$ 的阻抗，$I_{OZH}$ 测试测量的则是输出管脚到 GND 的阻抗。它们实质上是确定输出管脚关闭时的阻抗满足设计要求，以保证管脚上不会产生高于规格书定义的漏电流。这也是发现 CMOS 器件制程缺陷的好方法。

测试方法：DPS 施加 $V_{cc}$MAX，被测器件的输出管脚被预处理到高阻态，PMU 驱动高电平（低电平）到被测输出管脚，测量电流值，将测量值与器件的规格书中 $I_{OZL}$（$I_{OZH}$）的值相比较，并判断测试通过与否。

电源电流（Supply current）

参数：$I_{CC}$

参数定义：输入端在施加规定的电平下，经电源端流入器件的电流。

测试方法：DPS 施加 $V_{cc}$MAX，输入端施加规定的电平，用 DPS 测量 $V_{cc}$ 端流入器件的电流，再将测量值与规格书中定义的参数对比，判断测试通过与否。

A phenomenon associated with TTL devices is current spiking. When the output of a TTL device is HIGH, a constant supply current $I_{CCH}$ is drawn from the power supply by the IC. When the output is LOW, a constant supply current $I_{CCL}$ is drawn from the power supply.

$I_{DD}$（在 COMS 电路中称为 $I_{DD}$，在 TTL 电路中称 $I_{CC}$）的定义有很多，其中包括流过 Drain to Drain（CMOS D极）的电流；Drain to GND 的电流；Drain 的 leakage 电流等等。普遍认为最符合实际的定义应该是：$I_{DD}$ 的测试分动态和静态两种电流，动态 $I_{DD}$ 是器件在正常工作时，Drain 对 GND 的漏电流，静态 $I_{DD}$ 是器件在静态时 Drain 对 GND 的漏电流。

TTL 与非门的主要参数：低电平输出电源电流 $I_{CCL}$ 和高电平输出电源电 $I_{CCH}$。与非门处于不同的工作状态，电源提供的电流是不同的。$I_{CCL}$ 是指所有输入端悬空，输出端空载时，电源提供器件的电流。$I_{CCH}$ 是指输出端空截，每个门各有一个以上的输入端接地，其余输入端悬空，电源提供给器件的电流。通常 $I_{CCL}$ > $I_{CCH}$，它们的大小标志着器件静态功耗的大小。

测试意义：$I_{CC}$ 的意义在于挑选出功耗较大的电路，通俗的说 $I_{CC}$ 越大，越耗电。

---

参考：

1. 四有芯人：半导体测试
2. EXPERIMENT 3: TTL AND CMOS CHARACTERISTICS

Q.E.D.